AMD Zen 6 y Zen 6c: dos núcleos, dos diseños

Zen 6: una evolución que por dentro es una reescritura

El análisis de AMD sobre su familia de núcleos Zen 6 deja un titular incómodo para la competencia: la arquitectura que debutó con los EPYC 9006 «Venice» no es un simple refresh. Visto de lejos, Zen 6 expande estructuras fuera de orden y mejora de forma iterativa sobre Zen 5. Visto de cerca, AMD rehizo varias partes del núcleo, con un alcance que recuerda al salto de Zen 1 a Zen 2.

Para un founder que paga facturas de nube, la pregunta no es cuántos transistores se movieron, sino qué workload sale más barato. Y ahí Zen 6 trae dos cambios que se sienten en la factura: más trabajo por ciclo en cargas vectoriales y una división real entre dos diseños de núcleo.

¿Qué cambia en el frontend y el motor de ejecución?

El predictor de saltos de Zen 5 ya era el más preciso que se había medido en esa familia, y Zen 6 construye sobre el mismo diseño. La diferencia aparece cuando el predictor se satura: el costo por salto mal predicho baja de unos 3,5 a 4 ns en Zen 5 a unos 3 a 3,5 ns en Zen 6. Menos penalización por error significa, en la práctica, menos burbujas en el pipeline.

¿Y esto cómo se aplica en tu negocio?

Dueños de negocio de Latinoamérica y España usan un agente de IA para ganar más y recuperar su tiempo. El Kit «tu mano derecha con IA» te muestra cómo en un video de 11 minutos, con una ficha para armar el tuyo. CAR está cerrada por ahora; al anotarte, te avisamos cuando abra.

👥 Quiero el Kit →

Zen 6 también logra dos saltos por ciclo dentro de la caché L1 de instrucciones y —este es el cambio grande— un solo hilo puede usar ambos clústeres de decodificación, algo que en Zen 5 no era posible. Un hilo único ya no desperdicia la mitad del frontend.

En el motor de ejecución, Zen 6 recupera el emparejamiento de NOPs de Zen 4 (hasta 16 NOPs retirados por ciclo) y se acerca más al techo teórico en enteros simples: 5,96 sumas de 64 bits por ciclo contra 5,25 de Zen 5, con las mismas seis ALU. No todo es suma: AMD recortó las unidades de multiplicación entera de tres a dos, y el throughput de PDEP y PEXT bajó de tres a dos instrucciones por ciclo. La justificación de AMD es que la tercera unidad de multiplicación no compensaba su costo en área.

Donde el salto es más visible es en VNNI: Zen 6 duplica las unidades de dos a cuatro, y la prueba de VNNI de 512 bits pasa de 1,99 a 3,88 instrucciones por ciclo. VNNI es lo que corre el bucle interno de la inferencia cuantizada y los filtros de video. Además, las cargas de 256 bits suben a cuatro por ciclo, así que ambos anchos llegan a los mismos 128 bytes por ciclo, algo relevante porque la mayor parte del código vectorial desplegado sigue apuntando a AVX1/2.

Zen 6 y Zen 6c: por qué ya no son el mismo núcleo

Históricamente, los núcleos clásicos y los densos de AMD eran funcionalmente idénticos: cambiaba el número de núcleos por CCD y la caché L3 por núcleo. Con la familia Zen 6 eso se rompe. Las diferencias arrancan después del dispatch de micro-ops y terminan en la cola de carga, y todas favorecen a Zen 6c en capacidad:

Reorder buffer: de 576 a 640 entradas
Register file de enteros: de 288 a 352
Scheduler vectorial: de 138 a 180
Cola de carga: de 280 a 330

La lectura es directa: Zen 6 está afinado para frecuencia alta, mientras Zen 6c tiene más capacidad para absorber latencia de memoria. Los CCD también divergen: 12 núcleos para Zen 6 y 32 para Zen 6c, ambos con 4 MB de L3 por núcleo, lo que da 48 MB en el CCD de 12 núcleos y 128 MB en el de 32.

El costo aparece en la latencia de L3, que sube de unos 47 ciclos en Zen 5 a 55 en Zen 6 y 66 en Zen 6c. En nanosegundos, el reloj más alto de Zen 6 esconde casi todo el aumento (10,7 ns contra 10,3 ns del EPYC 9355P basado en Zen 5), mientras Zen 6c, con reloj más bajo y CCX más grande, queda en 16,4 ns. En ancho de banda, Zen 6 corrige el comportamiento errático de L2 de Zen 5: donde un núcleo extraía unos 42 bytes por ciclo, ahora el camino de lectura entrega 64 bytes por ciclo de forma consistente.

¿Cuánto rinde de verdad? Los números de SPEC CPU 2026

En las estimaciones de rendimiento de un solo hilo, el EPYC 9686F queda cerca de la cima. Iguala al Ryzen 9 9950X3D2 en tasa de enteros y lo supera en punto flotante; a 4,1 GHz igualados, le saca cerca de 4% en enteros y 11% en punto flotante, pese a que la parte X3D tiene mucha más L3.

El EPYC 9996 no se queda atrás: iguala al EPYC 9575F de la generación anterior en un solo hilo corriendo a reloj más bajo y con cuatro veces más núcleos, y supera a NVIDIA Vera en enteros con unos 20% de ventaja en punto flotante. Frente al 9575F basado en Zen 5, el 9686F termina alrededor de 21% arriba en enteros y 18% en punto flotante.

El detalle interesante está en los perfiles de pipeline. Con el reloj igualado a 4,1 GHz, el 9686F puntúa 4,92 y 8,64, lo que deja a Zen 6c unos 6,7% por delante por ciclo en enteros y 4% en punto flotante. En subtests atados a cómputo puro, ambos diseños son casi idénticos. Las brechas aparecen en cargas pesadas de memoria, donde los stalls de backend suben de 42,5% a 55,3% de los slots al pasar del 9996 al 9686F, y en stalls de latencia de frontend en bases de código grandes: 35,2% contra 16,6% en 727.cppcheck. La L3 de 128 MB de Zen 6c está sirviendo más de esas peticiones que los 48 MB de Zen 6.

El contexto: Venice ya está en el mercado

El análisis llega el mismo día en que AMD anunció la disponibilidad general de los 6th Gen EPYC SP7 basados en Zen 6, con sistemas ya enviándose desde los principales fabricantes de servidores y disponibilidad próxima de instancias en Microsoft Azure y OCI. Según ServeTheHome, la plataforma llega a 256 núcleos por socket —un 33% más que Turin— con 20% más de IPC, soporte de PCIe Gen 6, 16 canales de DDR5-8000 y hasta 8 TB de memoria. El EPYC 9686F, que se había anunciado a 5,0 GHz, terminó saliendo a 5,3 GHz porque el silicio final rindió mejor de lo previsto.

El trasfondo competitivo es igual de relevante. Según Mercury Research, AMD capturó 46,2% del gasto total en CPU de servidor en el primer trimestre de 2026, un máximo histórico, mientras Intel cayó a 53,8% del revenue share x86. La propia AMD proyecta que su división de data center superará los ingresos de Intel en el cuarto trimestre de este año y elevó su previsión de crecimiento del mercado de CPU de servidor de 18% a 35% anual, apuntando a más de US$120.000 millones para 2030. Lisa Su sostuvo que la IA agéntica empujará la relación GPU-CPU desde 1:4 o 1:8 hacia cerca de 1:1, un viento de cola directo para chips de muchos núcleos.

¿Qué significa esto para tu startup?

1. Elige el núcleo por workload, no por número de cores. La división entre Zen 6 y Zen 6c significa que dos instancias con la misma cantidad de vCPU pueden comportarse muy distinto. Si tu carga es sensible a latencia y frecuencia —APIs, bases de datos transaccionales, servicios con mucho código—, el diseño clásico rinde mejor. Si tu carga tolera más latencia pero necesita absorber memoria —procesamiento por lotes, pipelines de datos, contenedores densos—, Zen 6c con su L3 grande suele ganar por ciclo.

2. Revisa si tu inferencia cuantizada se beneficia de VNNI. El salto de dos a cuatro unidades VNNI casi duplica el throughput en esa instrucción, y aplica tanto al bucle interno de modelos cuantizados como a filtros de video. Si sirves modelos pequeños o medianos en CPU, vale la pena medir antes de asumir que necesitas GPU.

3. No compres hardware por el benchmark agregado. Los perfiles de pipeline muestran que en subtests atados a cómputo los dos diseños son casi idénticos, y que las diferencias reales aparecen en cargas con huella de memoria grande. Corre tu propio benchmark con tu código antes de firmar un compromiso de capacidad.

Conclusión

Zen 6 es una mejora generacional sólida: frontend más rápido, mejor recuperación de saltos mal predichos y estructuras fuera de orden más grandes. Pero el cambio que importa a mediano plazo es otro: AMD dejó de vender el mismo núcleo en dos densidades y ahora vende dos núcleos, cada uno moldeado para donde va a correr. Eso traslada la decisión al comprador y convierte la elección de instancia en una decisión de arquitectura, no de catálogo.